## ⑩ 日本国特許庁(JP)

⑩特許出願公開

#### ⑩ 公 開 特 許 公 報 (A) 平1-133299

@Int Cl.

70発明

'n,

識別記号

庁内整理番号

49公開 平成1年(1989)5月25日

G 11 C 29/00 G 86 F 11/10 11/10 3 0 2 3 3 0

7737-5B K-7368-5B

審査請求 未請求 発明の数 1 (全4頁)

の発明の名称 半導体記憶装置

> 昭62-291180 ②特 殂

> > 康

昭62(1987)11月18日 29出 賏

砂発 明 者 宮 脇

者

好 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

寺

エス・アイ研究所内

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑫発 明 者 中 ш 武 志

H

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑫発 明 者 林 越 正 紀 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

三菱電機株式会社 の出 願 人

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 早瀬 憲一

最終頁に続く

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

(1) 読み出し情報と書き込み時に生成された検 査ピットとを入力とし、これからシンドロームを 生成するシンドローム生成回路と、

該シンドローム生成回路から出力されるシンド ロームを入力とするシンドロームデコード回路を 含み、どの情報に誤りがあるかを検出し、該誤り の情報をもとに上記読み出し情報の誤り訂正を行 う誤り訂正回路とを有する半導体記憶装置におい て、

上記シンドローム生成回路と上記シンドローム デコード回路との間に設けられ、制御信号により シンドロームコードを制御する制御回路を備えた ことを特徴とする半導体記憶装置。

(2) 上記制御回路は上記シンドロームコードと 上記制御信号との論理積をとる回路であることを 特徴とする特許請求の範囲第1項配載の半導体記 位装置.

(3) 上記制御信号が "H "のとき通常モードの 動作を行い、上記制御信号が"L"のとき上記読 み出し情報をそのまま出力するテストモードの動 作を行うことを特徴とする特許競求の範囲第2項 記載の半導体記憶装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は半導体記憶装置に関し、特にECC 回路を有する半導体記憶装置に関するものである。 (従来の技術)

第2図は半導体記憶装置における読み出し部を 示す、図において、1,2はシンドローム生成回 路、3は誤り訂正回路である。

本装置は8ビット1ワード構成であり、メモリ セルから読み出された情報は、図ではy、~ y。 に相当する。ECC (Error Check and Correcti--on )回路を有さない記憶装置では、この y 、~ y』が読み出し情報 (出力) になる。しかし、 B CC回路を有する場合は、情報費き込みと同時に

# 特開平1-133299(2)

検査ビット生成回路により検査ビットを発生させ、 検査ビットの内容がメモリアレイに書き込まれる。 この検査ビットは1ワード (8 ビット) につき、 1 組 (4 ビット) 必要である。そして、読み出し 時に読み出し情報とともに検査ビットが読み出され、これらからシンドローム生成回路1.2 によりシンドロームSI~S。が発生され、シンドロームデコード回路及び訂正回路により読み出し情報の誤りが訂正され、D,~D。として出力される。

このように検査ビットを設けることにより、読み出し時の誤りを訂正することができ、チップの信頼性をあげることができる。

### (発明が解決しようとする問題点)

Ŷ

従来の半導体記憶装置は以上のように構成され、常時誤りが訂正されてしまうので、読み出し情報を誤り訂正を行わずに読み出したい場合、たとえばメモリセル自体のテスト時等においても読み出し情報をそのまま読み出すことはできないという問題点があった。

はメモリアレイからの読み出し情報、y・~ タィz は書き込み時に生成され読み出し時に読み出し情 報と同時に読み出される検査ピット、1は読み出 し情報の検査ビットを生成するためのシンドロー ム生成回路、2は出力p,~p,のそれぞれと検 迩ピットy。~ yizのそれぞれを入力するシンド ローム生成回路、s、~s。はシンドローム生成 回路1、2により生成された第1のシンドローム、 4はs.~s.のそれぞれと制御信号TEとの論 理積を行うAND回路 9、 10、 11, 12を有 する制御回路、 t 、 ~ t 。 は制御回路 4 より出力 される第2のシンドローム、15はt,~t.を 入力し、どのピットに誤りがあるかを検出するシ ンドロームデコード回路、16はシンドロームデ コード回路 15の検出結果と読み出し情報ッ.~ y。とから読み出し情報の誤りを訂正する誤り訂 正回路である。

次に動作について説明する。

読み出し時の読み出し情報y 1 ~ ye 及び検査 ピットy 4 ~ y 1.2より第1のシンドロームs 1 ~ この発明は上記のような問題点を解消するためになされたもので、読み出し情報の誤りを訂正して読み出すことができるとともに、必要に応じて誤りを訂正せずに読み出し情報をそのまま出力できるEEC回路を有する半導体記憶装置を得ることを目的とする。

The second control of the second seco

#### (問題点を解決するための手段)

この発明に係る半導体記憶装置は、ECC回路 を構成しているシンドローム生成回路に新たに制 御信号を付加し、この制御信号に応じてシンドロ ームコードを制御する回路を付加したものである。 (作用)

この発明における半導体記憶装置では、制御信号により、シンドローム生成回路によって生成されたシンドロームのコードを制御する。

#### (実施例)

以下、この発明の一実施例を図について説明する。

第1図はこの発明の一実施例による半導体記憶 装置を示す回路図である。図において、y 、 ~y。

s. を生成する。このとき TE=\*H\* (通常動作) の場合、第2のシンドローム t. ~ t. に第1のシンドローム t. ~ t. に第1のシンドローム s. ~ s. の内容がそのまま伝わる。その第2のシンドローム t. ~ t. よりシンドロームデコード回路15及び誤り訂正回路16を用い、読み出し情報 y. ~ y。の誤りを訂正する。

次にTE=・L・の場合、第1のシンドロームs、~s、の内容にかかわらず第2のシンドロームt、~t。はオール・L・になる(TE=・L・であるため)。シンドロームコードがオール・し・というのは読み出し情報に誤りなしというコードに相当する。よってシンドロームデコード回路15及び誤り訂正回路16で読み出し情報を変化(訂正)させることなくD、~D。として出力することができる。

このように制御信号TEによってシンドローム を制御することにより通常動作を行わせたり、読 み出し情報の訂正機能を停止させたりすることが できる。 なお、制御信号によりシンドロームコードを制御する制御回路は、上記実施例のように制御信号 TE により第2のシンドロームがオール。 L。 となるものであれば、AND回路9、10、11、12に限らず、どのような論理演算回路を用いて構成してもよい。

## (発明の効果)


以上のようにこの発明に係る半導体記憶装置によれば、シンドローム生成回路とシンドロームデコード回路との間に制御信号によりシンドロームを制御する回路を設けたので、実使用時には誤り訂正を行い、テスト時は誤り訂正を行わずにチップ自体の動作のテストを行うことができ、より高い信頼性を得ることができる効果がある。


## 4. 図面の簡単な説明

第1図は本発明の一実施例による半導体紀億装 置の読み出し部の回路図、第2図は従来の半導体 記憶装置の読み出し部の回路図である。

図において、1.2はシンドローム生成回路、 3.16は誤り訂正回路、4は制御回路、15は シンドロームデコード回路である。 なお図中同一符号は同一又は相当部分を示す。

代理人 早湖 窓 一





第1頁の続き ⑫発 明 者 小 林 和 男 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ エス・アイ研究所内